1. 负责带领团队完成总线自研，包括自研策略，PPA指标制定及分解、模块划分、参数化设计及优化；
2. 负责与验证团队合作，完成自研总线验证，性能仿真和功耗仿真与分析；
3. 负责或参与项目中总线架构方案制定，与SW/HW，架构，PD及各IP team紧密合作，进行问题定位及设计优化；
4. 负责或参与NOC的设计、实现和交付。

任职要求：
1. 硕士及以上学历，集成电路、微电子、计算机、通信等相关专业；
2. 3年以上总线（如AXI/NOC/MS等）知识和实际经验，复杂SOC设计经验，具有高性能、低功耗、大规模芯片设计及量产经验尤佳；
3. 有丰富的总线自研经验，且自研总线有实际量产；
4. 熟练掌握ASIC设计流程，常用工具及语言，如Verilog，VCS, Spyglass, DC, PT and shell, Perl, Makefile等；
5. 有良好的沟通和团队协作能力和解决问题能力。